

[0041]

One of the more detailed examples of the solid-state imaging device 100 of this invention is shown below. That is, the device is a MOS solid-state imaging device characterized by a configuration stated below. The device includes, cells C arranged in a matrix fashion with photoelectric conversion elements, each of which is composed of at least one photoelectric conversion element 11 and at least one MOS transistor 13; first signal lines 15 connected in common by line to gates of the MOS transistors 13, each of which constitutes a cell C with a photoelectric conversion element, in order to select a cell C with a photoelectric conversion element; a selecting circuit 17 that outputs selecting signals to first signal lines 15; second signal lines 19 connected in common by column through output signals from each cell C with a photoelectric conversion element. A second switch circuit 53, which consists of a load resistance component 30 with a reading function, and a MOS transistor 31 are connected by column to each second signal line 19. The other ends of the load resistance components 30 with reading function in each column are all connected to the constant voltage source 33. All the gates 31 of MOS transistors that constitute second switch circuits 53 are connected in common by column to the selecting signal line 47. One condenser 43 and one impedance conversion circuit 45 are connected to the other end of a second switch circuit 53 in each column. The other ends of condensers 43 in each column are all earthed. First switch circuits 51, each of which is composed of a MOS transistor 21, are connected to the output of the impedance conversion circuits 45, which are connected to each column. A gate 25 of each MOS transistor 21 that constitutes a first switch circuit 51 in each column is separately connected to the selecting circuit 27, which selects the first switch circuit 51 in each column. The other ends of the first circuit switches are all connected in common via the signal amplifying circuit 29, and connected to the output signal line 35, which is connected to an arbitrary output means.

THIS PAGE BLANK (USPTO)

[0046]

Gate terminals of N third MOS transistors 31 (j) are connected in common by the selecting signal line 47. A drain of each N MOS transistor 31 (j) ($j=1,2,\dots,n$) is connected to both the input of the impedance conversion circuit 45 (j) ($j=1,2,\dots,n$) and one end of the condenser 43 (j) ($j=1,2,\dots,n$). The other ends of all N condensers 43 (j) ($j=1,2,\dots,n$) are grounded.

[0047]

In addition, each output of an N impedance conversion circuit 45 (j) ($j=1,2,\dots,n$) is connected to the source of a second enhancement-mode N-channel MOS transistor 21 (j) ($j=1,2,\dots,n$). Each gate terminal of the second enhancement-mode N-channel MOS transistor 21 (j) ($j=1,2,\dots,n$) is connected to the horizontal shift register circuit 27 via each fourth signal line 25 (j) ($j=1,2,\dots,n$).

[0048]


Furthermore, each drain terminal of the second MOS transistors 21 (j) ($j=1,2,\dots,n$) is connected in common by a third signal line 23 to the input of the signal amplifying circuit 29. The output of the signal amplifying device 29 is connected to the output signal line 35.

[0049]

Here, the amplifying effect is not particularly needed for the impedance conversion circuit 45 (i), which is used only to provide a low-impedance output. The impedance conversion circuit 45 (i) can be a common buffer circuit such as a general source-follower type buffer circuit, to which an enhancement-mode N-channel transistor and a depletion-mode N-channel transistor are connected in series. The signal amplifying circuit 29 requires the analog amplifying effect alone, and a general analog amplifier such as an OP-amp circuit can be used for the signal amplifying circuit 29.

THIS PAGE BLANK (USPTO)

[FIG. 1]



THIS PAGE BLANK (USPTO)

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-196333

(43)Date of publication of application : 21.07.1999

(51)Int.Cl.

H04N 5/335

(21)Application number : 09-358846

(71)Applicant : CITIZEN WATCH CO LTD
HONDA MOTOR CO LTD

(22)Date of filing : 26.12.1997


(72)Inventor : TANAKA TOSHIAKI
TAKEBE KATSUHIKO

(54) SOLID-STATE IMAGE PICKUP DEVICE AND DRIVING METHOD THEREFOR

(57)Abstract:

PROBLEM TO BE SOLVED: To fast and accurately read light quantity with which a photoelectric conversion element is irradiated by providing a voltage detecting means and a 1st switch which selectively communicates detected voltage information to a common outputting means on each signal line between either 1st or 2nd signal line and a prescribed selection circuit that drives the signal line.

SOLUTION: This device successively applies a pulse of positive voltage on a 1st signal line 15(i) from a vertical shift register circuit 17, also applies a pulse of positive voltage to a selection signal line 47, charges voltage that appears on a 2nd signal line 19(n) from the line 19(1) to condensers 43(1) to 43(n), separates condensers 41(1) to 41(n) from the line 19(1) to 19(n) by grounding a pulse level of the line 47, knows light quantity with which a photoelectric conversion element 11 (i, j) is irradiated by successively applying positive voltage by a horizontal shift register circuit 27 and performs reading in a short time.



LEGAL STATUS

[Date of request for examination] 05.02.2001

[Date of sending the examiner's decision of rejection] 14.12.2004

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] 2005-00652

THIS PAGE BLANK (USPTO)

[Date of requesting appeal against examiner's decision of rejection] 12.01.2005

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

【特許請求の範囲】

【請求項1】 第1の信号線、当該第1の信号線と交差してマトリックス状に配置されている第2の信号線、当該第1の信号線を順次に駆動選択する第1の選択回路、当該第2の信号線を順次に駆動選択する第2の選択回路、当該第1の信号線と第2の信号線との各交差点近傍に設けられ、当該両信号線に接続された光電変換素子セルとから構成された固体撮像装置であって、当該第1及び第2の信号線の何れか一方の信号線と当該信号線を駆動する所定の当該選択回路との間に、当該各信号線毎に、電圧検出手段及び当該検出電圧情報を共通の出力手段に選択的に伝達する第1のスイッチ手段とが設けられている事を特徴とする固体撮像装置。

【請求項2】 当該電圧検出手段及び当該第1のスイッチ手段との間に、更に当該検出された電圧情報を一時的に記憶しておく電圧情報記憶手段が設けられている事を特徴とする請求項1記載の固体撮像装置。

【請求項3】 当該第1のスイッチ手段は、当該所定の信号線を順次に駆動選択する該選択回路からの出力信号により駆動制御されるものである事を特徴とする請求項1又は2に記載の固体撮像装置。

【請求項4】 当該電圧検出手段と該電圧情報記憶手段との間に、更に共通の駆動信号により駆動される第2のスイッチ手段が設けられている事を特徴とする請求項1乃至3の何れかに記載の固体撮像装置。

【請求項5】 当該第1のスイッチ手段と該電圧情報記憶手段との間にインピーダンス変換手段或いはバッファー手段が設けられている事を特徴とする請求項1乃至4の何れかに記載の固体撮像装置。

【請求項6】 当該電圧検出手段、第2のスイッチ手段、電圧情報記憶手段、第1のスイッチ手段とがこの順で直列に配置され、当該電圧検出手段の一端部が、当該各信号線の端部に接続されており、且つ当該第1のスイッチ手段の出力端部が該共通の出力手段に接続され且つ当該第1のスイッチ手段の制御端子が当該信号線群を順次選択駆動する選択回路の制御信号出力端子部と接続されている事を特徴とする請求項1乃至5の何れかに記載の固体撮像装置。

【請求項7】 当該電圧検出手段は他端部が共通の定電圧源に接続されている抵抗体で構成されている事を特徴とする請求項1乃至6の何れかに記載の固体撮像装置。

【請求項8】 当該電圧情報記憶手段は、他端部が接地されている容量で構成されている事を特徴とする請求項1乃至7の何れかに記載の固体撮像装置。

【請求項9】 当該光電変換素子セルは、少なくとも一つの光電変換素子と少なくとも一つのトランジスタで構成されている事を特徴とする請求項1乃至8の何れかに記載の固体撮像装置。

【請求項10】 当該光電変換素子セルは、少なくとも一つの光電変換素子と複数個のトランジスタで構成され

ている事を特徴とする請求項1乃至9の何れかに記載の固体撮像装置。

【請求項11】 当該トランジスタは、MOSFETトランジスタである事を特徴とする請求項10記載の固体撮像装置。

【請求項12】 当該第1のスイッチ手段及び第2のスイッチ手段は、MOSFETトランジスタで構成されている事を特徴とする請求項1乃至11の何れかに記載の固体撮像装置。

【請求項13】 当該第1の信号線が行信号線であり、当該第2の信号線が列信号線である事を特徴とする請求項1乃至12の何れかに記載の固体撮像装置。

【請求項14】 第1の信号線、当該第1の信号線と交差してマトリックス状に配置されている第2の信号線、当該第1の信号線を順次に駆動選択する第1の選択回路、当該第2の信号線を順次に駆動選択する第2の選択回路、当該第1の信号線と第2の信号線との各交差点近傍に設けられ、当該両信号線に接続された光電変換素子セルとから構成された固体撮像装置であって、当該第1の信号線が行信号線であり、当該第2の信号線が列信号線である場合に於て、当該1の行信号線が選択された場合に、当該行信号線に接続された該複数個の光電変換素子セルの電流情報を、それぞれの列信号線を介して、当該列信号線毎に且つ同時に電圧情報に変換する電流－電圧変換手段と、その結果得られた電圧情報を記憶する電圧情報記憶手段とが設けられている事を特徴とする固体撮像装置。

【請求項15】 当該複数個の電流－電圧変換手段を共通に駆動する選択信号線が、該第2の選択回路とは別に設けられている事を特徴とする請求項14記載の固体撮像装置。

【請求項16】 当該所定の行信号が有効である時間内に、当該各列信号線毎に設けられた当該複数個の電圧情報記憶手段のそれぞれから、順次に当該電圧情報を共通の出力手段に伝達する様に構成された電圧情報出力手段が設けられている事を特徴とする請求項14又は15に記載の固体撮像装置。

【請求項17】 当該電圧情報出力手段は、該第2の選択回路から出力される駆動選択信号により駆動されるものである事を特徴とする請求項16記載の固体撮像装置。

【請求項18】 1の行信号線が選択され、列信号線が順次にスキャンされて、各列信号線に設けられた各電圧情報記憶手段から当該電圧情報が順次読み出されるに際し、当該1の行信号線に関する全ての電圧情報記憶手段からの当該電圧情報の読み出しが全て終了する以前に次の行信号線を選択する様に制御する制御手段が設けられている事を特徴とする請求項14乃至17の何れかに記載の固体撮像装置。

【請求項19】 1の信号線が選択され、他方の信号線

が順次にスキャンされて、当該他方の信号線に設けられた各電圧情報記憶手段から当該電圧情報が順次読み出されるに際し、当該選択信号線が活性化された期間内に、少なくとも他方の信号線群に於ける最初にスキャンされる信号線に対する電圧情報記憶手段を駆動させる様に制御する制御手段が設けられている事を特徴とする請求項14乃至18の何れかに記載の固体撮像装置。

【請求項20】 1の行信号線が選択され、列信号線が順次にスキャンされて、各列信号線に設けられた各電圧情報記憶手段から当該電圧情報が順次読み出されるに際し、当該最初の列信号線に対する電圧情報記憶手段から当該電圧情報を読み出すに要する時間を、他の列信号線に対する電圧情報記憶手段から当該電圧情報を読み出すに要する時間よりも長くなる様に制御する制御手段が設けられている事を特徴とする請求項14乃至19の何れかに記載の固体撮像装置。

【請求項21】 マトリックス状に配列された少なくとも1つの光電変換素子と少なくとも一つのMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのMOSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路のもう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置。

【請求項22】 第1の信号線、当該第1の信号線と交差してマトリックス状に配置されている第2の信号線、当該第1の信号線を順次に駆動選択する第1の選択回路、当該第2の信号線を順次に駆動選択する第2の選択回路、当該第1の信号線と第2の信号線のとの各交差部近傍に設けられ、当該両信号線に接続された光電変換素子セルとから構成された固体撮像装置に於て、当該何れかの信号線が選択された場合に、当該信号線に接続され

た該複数個の光電変換素子セルの電流情報を、他方の信号線のそれぞれを介して、当該他の信号線毎に且つ同時に電流-電圧変換手段を介して電圧情報に変換する工程と、その結果得られた電圧情報を当該他の信号線毎に設けられた電圧情報記憶手段に記憶する工程とから構成されている事を特徴とする固体撮像装置の駆動方法。

【請求項23】 当該複数個の電流-電圧変換手段を、当該第1若しくは第2の選択回路とは別に設けられている選択信号線によって、同時に駆動させる事を特徴とする請求項22記載の固体撮像装置の駆動方法。

【請求項24】 当該1の信号線の信号が有効である時間内に、当該他の信号線毎に設けられた当該複数個の電圧情報記憶手段のそれぞれから、順次に当該電圧情報を共通の出力手段に伝達する電圧情報出力工程を含んでいる事を特徴とする請求項22又は23に記載のが設けられている事を特徴とする請求項14又は15に記載の固体撮像装置の駆動方法。

【請求項25】 当該電圧情報出力工程は、該第2の選択回路から出力される駆動選択信号により実行されるものである事を特徴とする請求項24記載の固体撮像装置の駆動方法。

【請求項26】 1の信号線が選択され、他方の信号線が順次にスキャンされて、当該他方の信号線に設けられた各電圧情報記憶手段から当該電圧情報が順次読み出されるに際し、当該1の信号線に関する全ての電圧情報記憶手段からの当該電圧情報の読み出しが全て終了する以前に次の信号線を選択する様に制御する事を特徴とする請求項22乃至25の何れかに記載の固体撮像装置の駆動方法。

【請求項27】 1の信号線が選択され、他方の信号線が順次にスキャンされて、当該他方の信号線に設けられた各電圧情報記憶手段から当該電圧情報が順次読み出されるに際し、当該選択信号線が活性化された期間内に、少なくとも他方の信号線群に於ける最初にスキャンされる信号線に対する電圧情報記憶手段を駆動させる様に制御する事を特徴とする請求項22乃至26の何れかに記載の固体撮像装置の駆動方法。

【請求項28】 1の信号線が選択され、他方の信号線が順次にスキャンされて、各他方の信号線に設けられた各電圧情報記憶手段から当該電圧情報が順次読み出されるに際し、当該他方の信号線に於ける最初に選択された当該信号線に対する電圧情報記憶手段から当該電圧情報を読み出すに要する時間を、別の当該信号線に対する電圧情報記憶手段から当該電圧情報を読み出すに要する時間よりも長くなる様に制御する事を特徴とする請求項22乃至27の何れかに記載の固体撮像装置の駆動方法。

【請求項29】 マトリックス状に配列された1つの光電変換素子を含み1つ以上のMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのM

OSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路のもう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置の駆動方法であって、まずマトリックス状に配列された、ある1行の光電変換素子セルを、各行ごとに共通に接続した第1の信号線にて選択し、さらに各列に接続している第1のスイッチ回路を選択信号にて全て同時にONし、次に各列の第2のスイッチ回路を順次選択することにより、選択された光電変換素子に照射された光量を順次読み出しする事を特徴とするMOS型固体撮像装置の駆動方法。

【請求項30】 マトリックス状に配列された1つの光電変換素子を含み1つ以上のMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのMOSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎

の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路のもう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置の駆動方法であって、まずマトリックス状に配列された、ある1行の光電変換素子セルを、各行ごとに共通に接続した第1の信号線にて選択し、さらに各列に接続した第1のスイッチ回路を選択信号にて全て同時にONし、次に各列の第2のスイッチ回路を順次選択することにより、第1の信号線にて選択された行の光電変換素子に入射した光の照射量を読み出している最中に、次の行の光電変換素子セルを選択する第1の信号線を選択し、次の行の光電変換素子セルからの出力信号を各列の第2の信号線に出力することにより、第1の信号線により選択している行から、次の選択する行に移行する際にも、第2のスイッチ回路を連続して順次選択することにより、光電変換素子に照射された光量を読み出しする方法を特徴とするMOS型固体撮像装置の駆動方法。

【請求項31】 マトリックス状に配列された1つの光電変換素子を含み1つ以上のMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのMOSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路のもう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置の駆動方法であって、まずマトリックス状に配列されたある1行の光電変換素子セルを、各行ごとに共通に接続した第1の信号線にて選択し、さらに各列に接続した第1のスイッチ回路を選択信号にて全て同時にONし、次に各列の第2のスイッチ回路を順次選択するときに、最初に選択される列の選択時間だけ、他の

列が選択される選択時間より長く設定することにより、光電変換素子に照射された光量を読み出しする方法を特徴とするMOS型固体撮像装置の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は撮像装置、更に詳しくはMOS型固体撮像装置に於ける、マトリックス状に配列された光電変換素子から照射された光量を読み出す回路と、その読み出し方法に特徴があり、特に詳しくは、高速に光電変換素子からの照射された光量を読み出す必要のある、視角センサー、高速撮影用カメラ等に用いるのに適したMOS型固体撮像装置と、その駆動方法に関するものである。

【0002】

【従来の技術】第5図は従来のMOS型固体撮像装置の回路図である。また第6図は、第5図に示すMOS型固体撮像装置の、マトリックス状に配列された光電変換素子からの照射された光量を読み出すための信号タイミング図である。まず第5図を用いて、従来のMOS型固体撮像装置の回路について説明する。

【0003】図5に示す従来のMOS型固体撮像装置は、マトリックス状に配列された m 行、 n 列の光電変換素子 $11(i, j)$ ($i=1, 2, \dots, m, j=1, 2, \dots, n$)と、これらの光電変換素子 $11(i, j)$ のそれぞれに、第1のエンハンスメント型 n チャンネルMOSトランジスタ $13(i, j)$ ($i=1, 2, \dots, m, j=1, 2, \dots, n$)のソースが接続されている。

【0004】この第1のMOSトランジスタ $13(i, j)$ のそれぞれのゲート端子は、第1の信号線 $15(i)$ ($i=1, 2, \dots, m$)によって1行ごとに共通接続され、各第1の信号線 $15(i)$ は垂直シフトレジスタ回路17に接続されている。また、第1MOSトランジスタ $13(i, j)$ のそれぞれのドレイン端子は、第2の信号線 $19(j)$ ($j=1, 2, \dots, n$)によって、1列ごとに共通接続されている。さらに第2の信号線 $19(j)$ は、それぞれ、第2のエンハンスメント型 n チャンネルMOSトランジスタ $21(j)$ ($j=1, 2, \dots, n$)のソースに接続し、この第2のMOSトランジスタ $21(j)$ のドレインは全て共通の、第3の信号線23に接続している。

【0005】第2のMOSトランジスタ $21(j)$ のそれぞれのゲート端子は、第4の接続線25(j) ($j=1, 2, \dots, n$)を介して水平シフトレジスタ回路27に接続している。第3の信号線23は、信号増幅器29の入力と、読み出し用負荷抵抗30の一端と接続し、読み出し用負荷抵抗30のもう一端は、定電圧 V_M の電源33と接続する。信号増幅器29の出力は、出力信号線35に接続している。

【0006】次に、第5図を用いてこのMOS型固体撮像装置に照射された光量を読み出す動作について説明す

る。まず、このMOS型固体撮像装置に照射された光量を読み出す前に各光電変換素子 $11(i, j)$ と、各第1のMOSトランジスタ $13(i, j)$ のソース接続点の電位は、定電圧 V_M に固定されている。この状態で、光が照射されると、各光電変換素子 $11(i, j)$ 内に光の量に比例した光電流が生じ、このため各第1のMOSトランジスタ $13(i, j)$ のソースの電位が光の量に比例して定電圧 V_M より下がる。

【0007】次に、垂直シフトレジスタ回路17により、第1の信号線 $15(1) \sim 15(m)$ のうち、 $i=1$ のみに正電圧を加えると、 n 個の第1のMOSトランジスタ $13(1, 1) \sim 13(1, n)$ がONして導通するため、 n 個の第1のMOSトランジスタ $13(1, 1) \sim 13(1, n)$ のソース電位が、それぞれ n 本の第2の信号線 $19(1) \sim 19(n)$ に現れる。

【0008】次に、水平シフトレジスタ回路27により、 n 個の第4の接続線 $25(1) \sim 25(n)$ に順番に正電圧パルスを与えると、 n 個の第2のMOSトランジスタ $21(1) \sim 21(n)$ が順番にONからOFFの動作を行い、 n 個の第1のMOSトランジスタ $13(1, 1) \sim 13(1, n)$ のソース電位は、第2の信号線 $19(1) \sim 19(n)$ より、第2のMOSトランジスタ $21(1) \sim 21(n)$ を介して順番に第3の信号線23に現れる。

【0009】このとき、第3の信号線23には読み出し用負荷抵抗30を介して、定電圧 V_M の電源33と接続しているので、光の照射によって降下した電圧に比例した電流が流れ込む。この電流は、読み出し用負荷抵抗30にて電圧変換され、第3の信号線23に接続されている信号増幅器29により増幅され、出力信号線35へ出力される。このようにして各光電変換素子 $11(1, 1) \sim 11(1, n)$ に照射された光量を電圧値として知ることができる。

【0010】次に、垂直シフトレジスタ回路17により、第1の信号線 $15(1) \sim 15(n)$ のうち、 $i=2$ のみに正電圧を加えて n 個の第1のMOSトランジスタ $13(2, 1) \sim 13(2, n)$ を導通させて、上記の手順を繰り返すことにより、 n 個の光電変換素子 $11(2, 1) \sim 11(2, n)$ に照射された光量を知ることができる。このように、垂直トランジスタ回路17から順次に m 個の正電圧のパルスを第1の信号線 $15(i)$ へ出力し、このそれぞれのパルスが正電圧の間に、水平シフトレジスタ回路27より、順次に n 個の正電圧のパルスを出力することで、すべての光電変換素子 $11(1, 1) \sim 11(m, n)$ に照射された光量を知ることができる。

【0011】第6図は、上述の光電変換素子 $11(1, 1) \sim 11(1, n)$ に照射された光量を読み出す場合の動作タイミングを説明する図である。上述した動作を第6図を用いて説明する。垂直シフトレジスタ回路17

より、パルス幅 T_v37 の正電位パルスが第1の信号線15(1)に出力される。この第1の信号線15(1)がハイレベルである T_v37 の期間に、水平シフトレジスタ回路27より、周期 W_h40 の時間でロウレベルからハイレベルになり、再びロウレベルへと変化する正電位パルス幅 T_h39 のパルスが、第4の信号線25(1)~25(n)に順次出力される。

【0012】信号増幅回路29の入力である第3の信号線23には、各第4の信号線25(1)~25(n)がハイレベルになってから、 T_a41 時間後に各光電変換素子11(1,1)~11(1,n)に流れ込んだ電流量に比例する電圧があらわれる。そして信号増幅回路29の出力信号線35に出力され、光電変換素子に照射された光量を読み出しする。

【0013】

【発明が解決しようとする課題】従来のMOS型固体撮像装置は上述したように構成されて、光電変換素子に照射された光量を読み出しており、光電変換素子11

(i,j)に照射された光量に比例した電流が、第2のMOSトランジスタ21(i)が順次オンすることにより、読み出し用負荷抵抗30と順次接続されて電圧変換される。

【0014】つまり、1個の光電変換素子11(i,j)の光量に比例した電流が電圧変換される読み出しスピードを T_a41 とすると、1行の光電変換素子11(i,1)~11(i,n)の、光量に比例した電流が電圧変換される読み出し時間は、 $T_a41 \times n$ 時間となる。つまり、MOS型固体撮像装置の全光電変換素子11(1,1)~11(m,n)に照射された光量を読み出す時間は、 $(T_a41 \times n) \times m$ 時間以上必要となる。ここで、 $T_a41 < T_h39$ となるように設定しなければならないので、全光電変換素子11(1,1)~11(m,n)に照射された光量を読み出す時間は、 $(T_h39 \times n) \times m$ 時間以上必要となる。

【0015】 T_a41 は、第1のMOSトランジスタ13(i,j)のオン抵抗が高いために、時間が長くなり、このためMOS型固体撮像装置すべての光電変換素子11(i,1)~11(i,n)に照射された光量を読み出すには、非常に時間がかかるという問題があった。

【0016】そこで、本発明の目的は、上記した従来技術の欠点を改良し、固体撮像装置、特にMOS型固体撮像装置に於けるすべての光電変換素子に照射された光量を、高速にかつ正確に読み出すことができる固体撮像装置、特にMOS型固体撮像装置を提供するものである。

【0017】

【課題を解決するための手段】本発明は上記した目的を達成する為、以下に示す様な基本的な技術構成を採用するものである。即ち、本発明に係る当該固体撮像装置の

第1の態様としては、第1の信号線、当該第1の信号線と交差してマトリックス状に配置されている第2の信号線、当該第1の信号線を順次に駆動選択する第1の選択回路、当該第2の信号線を順次に駆動選択する第2の選択回路、当該第1の信号線と第2の信号線との各交差部近傍に設けられ、当該両信号線に接続された光電変換素子セルとから構成された固体撮像装置であって、当該第1及び第2の信号線の何れか一方の信号線と当該信号線を駆動する所定の当該選択回路との間に、当該各信号線毎に、電流-電圧変換手段である電圧検出手段及び当該検出電圧情報を共通の出力手段に選択的に伝達する第1のスイッチ手段とが設けられている固体撮像装置であり、又第2の態様としては、第1の信号線、当該第1の信号線と交差してマトリックス状に配置されている第2の信号線、当該第1の信号線を順次に駆動選択する第1の選択回路、当該第2の信号線を順次に駆動選択する第2の選択回路、当該第1の信号線と第2の信号線との各交差部近傍に設けられ、当該両信号線に接続された光電変換素子セルとから構成された固体撮像装置に於て、当該何れかの信号線が選択された場合に、当該信号線に接続された該複数個の光電変換素子セルの電流情報を、他方の信号線のそれぞれを介して、当該他の信号線毎に且つ同時に電流-電圧変換手段を介して電圧情報に変換する工程と、その結果得られた電圧情報を当該他の信号線毎に設けられた電圧情報記憶手段に記憶する工程とから構成されている固体撮像装置の駆動方法である。

【0018】

【発明の実施の形態】本発明に係る固体撮像装置は、上記した様な技術構成を採用しているので、選択された特定の信号線である行信号線に接続された複数個の光電変換素子セルに発生した電流値のそれぞれを列信号線毎に個別に且つ同時的に電圧値に変換して、一旦所定の電圧情報記憶手段に記憶させておくものであり、更に当該電圧情報記憶手段に記憶されている当該列信号線毎の光電変換素子セルに関する電圧値情報を、当該行信号線が活性化されている間に、当該列信号線を順次スキャンする事によって各列信号線毎に設けられた該電圧情報記憶手段からその記憶された電圧情報を個別に且つ順番に読みだして、共通の出力手段に伝達する様に構成されている。

【0019】従って、本発明に於いては、従来複数個の各光電変換素子セルの電圧情報を個別に検出していたのに対して、当該複数個の各光電変換素子セルの電圧情報を同時に検出しえるので、その分検出に要する時間を大幅に短縮する事が可能となる。

【0020】又、一旦検出された当該各光電変換素子セルの電圧情報は、一旦電圧情報記憶手段に記憶させておくので、次の行信号を選択し、それに接続されている光電変換素子セルの電圧値を検出する操作に大幅な自由度が与えられる事になるので、例えば、1の行信号線に対

する当該光電変換素子セルの電圧情報を当該電圧情報記憶手段から読み出している間に、次の行信号線に対する当該光電変換素子セルの電流値情報を電圧値情報に変換する操作を前倒しに実行させる事も可能となる。

【0021】

【実施例】以下に、本発明に係る固体撮像装置の一具体例の構成を図面を参照しながら詳細に説明する。即ち、図1は、本発明に係る固体撮像装置の一具体例の構成を示すダイアグラムであり、図中、第1の信号線15、当該第1の信号線15と交差してマトリックス状に配置されている第2の信号線19、当該第1の信号線15を順次に駆動選択する第1の選択回路17、当該第2の信号線19を順次に駆動選択する第2の選択回路27、当該第1の信号線15と第2の信号線19との各交差部P1、P2、P3・・・近傍に設けられ、当該両信号線15、19に接続された光電変換素子セルC1、C2、C3・・・とから構成された固体撮像装置100であって、当該第1及び第2の信号線15、19の何れか一方の信号線と当該信号線を駆動する所定の当該選択回路17又は27との間に、当該各信号線毎に、電圧検出手段50及び当該検出された電圧情報を共通の出力手段35に選択的に伝達する第1のスイッチ手段51とが設けられている固体撮像装置100が示されている。

【0022】本発明に於いては、当該電圧検出手段として機能する電流－電圧変換手段50及び当該第1のスイッチ手段51との間に、更に当該検出された電圧情報を一時的に記憶しておく電圧情報記憶手段52が設けられている事が望ましい。更に、本発明に係る当該固体撮像装置100に於て、当該第1のスイッチ手段51は、当該所定の信号線、例えば、図1に於いては列信号線として示されている信号線19を順次に駆動選択する該選択回路27からの出力信号により駆動制御されるものである事が望ましい。

【0023】又、本発明に係る当該固体撮像装置100に於いては、当該電流－電圧変換手段50と該電圧情報記憶手段52との間に、更に共通の駆動信号により駆動される第2のスイッチ手段53が設けられている事が望ましい。

【0024】一方、本発明に於ける当該固体撮像装置100に使用されている当該電圧情報記憶手段52は、適宜のインピーダンス変換手段或いはバッファ手段、若しくは波形整形手段等が併設されている事が望ましく、具体的には、当該第1のスイッチ手段51と該電圧情報記憶手段52との間にインピーダンス変換手段或いはバッファ手段54が設けられている事が好ましい。

【0025】つまり、本発明に於けるより具体的な態様に於いては、当該固体撮像装置100に於いては、当該電圧検出手段50、第2のスイッチ手段53、電圧情報記憶手段52、第1のスイッチ手段51とがこの順で直列に配置されたものであり、更に、当該電流－電圧変換

手段50の一端部が、当該各信号線、図1の例では信号線19の端部に接続されており、且つ当該第1のスイッチ手段51の出力端部が該共通の出力手段35に接続されている共通の信号線23にそれぞれ接続されているものである。

【0026】又、本具体例に於いては、当該第1のスイッチ手段51の制御端子が当該信号線群を順次選択駆動する選択回路、図1の具体例では、第2の選択回路27に設けられた制御信号出力端子部S1、S2・・・と接続されているものである。

【0027】本発明に於ける当該電圧検出手段50は、例えば、他端部が共通の定電圧源33に接続されている抵抗体30で構成されているものであり、その一端部が当該信号線に接続されている。

【0028】従って、本発明に於ける当該抵抗体30は、それぞれの信号線、つまり列信号線19に個別に接続されている光電変換素子セルC1、C2・・・の電流値を個別に然も同時に電圧値に変換する事が可能である。

【0029】更に、本具体例に於いては、当該変換された当該光電変換素子セルの電圧情報を当該電流－電圧変換手段50に接続されている当該第2のスイッチ手段53を共通の選択信号選択的47によって同時に駆動活性化させる事によって、当該変換された電圧情報を当該それぞれの対応する電圧情報記憶手段52に同時に格納保持させておく事が可能であるので、後述する様な読出し時間を短縮し又、読出し速度を早めることが可能となる。

【0030】本発明に於いて使用される当該電圧情報記憶手段52としては、例えば図1に示されている様に、他端部が接地されている容量43を使用する事が可能であるが、本発明に於いては、容量43のみに限定されるものではない。

【0031】更に、本発明に於いて使用される第1と第2のスイッチ手段51と52は、何れも例えば、MOSFETトランジスタ21で構成されているものであり、第1のスイッチ手段51は、そのゲート電極25が第2の選択開路27の制御信号出力端子S1、S2、・・・・Snに接続され、そのソース端子がインピーダンス手段或いはバッファ手段45を介して該電圧情報記憶手段52と接続され、そのドレイン端子が共通の信号選択的23を介して共通の出力手段35に接続されている。

【0032】一方、第2のスイッチ手段53は、そのゲート端子31が当該第1及び第2の選択回路17、27とは独立に設けられた共通の選択信号選択的47と接続され、そのソース端子が当該電流－電圧変換手段50と接続され、そのドレイン端子が該電圧情報記憶手段52に接続されている。

【0033】又、本発明に係る当該固体撮像装置100に於いて使用される当該光電変換素子セルCは、少なく

とも一つの光電変換素子11と少なくとも一つのトランジスタ13で構成されている事が望ましい。

【0034】図1に示す具体例に於いては、当該光電変換素子セルCは、パッシブ型の固体撮像装置を構成している例を示したものであるが、本発明に於ける当該固体撮像装置に使用される当該光電変換素子セルCとしては、図8に示される様な、アクティブ型の固体撮像装置を構成する場合でも良く、係る場合には、当該光電変換素子セルCは、少なくとも一つの光電変換素子11と複数個のトランジスタで構成される事になる。

【0035】本発明に於ける当該固体撮像装置100に於いて使用される当該トランジスタは、MOSFETトランジスタである事が望ましい。

【0036】上記に説明した本発明に係る固体撮像装置100のより具体的な構成としては、例えば、以下の様になる。即ち、第1の信号線15、当該第1の信号線15と交差してマトリックス状に配置されている第2の信号線19、当該第1の信号線15を順次に駆動選択する第1の選択回路17、当該第2の信号線19を順次に駆動選択する第2の選択回路27、当該第1の信号線15と第2の信号線19との各交差部P近傍に設けられ、当該両信号線15、19に接続された光電変換素子セルCとから構成された固体撮像装置100であって、当該第1の信号線15が行信号線であり、当該第2の信号線19が列信号線である場合に於て、当該1の行信号線15が選択された場合に、当該行信号線15に接続された該複数個の光電変換素子セルCの電流情報を、それぞれの列信号線19を介して、当該列信号線19毎に且つ同時に電圧情報に変換する電流-電圧変換手段50と、その結果得られた電圧情報を記憶する電圧情報記憶手段52とが設けられている固体撮像装置100である。更に当該固体撮像装置100に於いて、当該複数個の電流-電圧変換手段50を共通に駆動する選択信号線47が、該第1の選択回路17及び第2の選択回路27とは別に設けられているものである。

【0037】又、本具体例に於いては、当該所定の行信号15が有効である時間内に、当該各列信号線19毎に設けられた当該複数個の電圧情報記憶手段50のそれぞれから、順次に当該電圧情報を共通の出力手段35に伝達する様に構成された、第1のスイッチング手段を構成している電圧情報出力手段51が設けられているものである。

【0038】一方、本具体例に於ける当該電圧情報出力手段51は、該第2の選択回路27から出力される駆動選択信号により駆動される第1のスイッチング手段で構成されているものである。

【0039】更に、本具体例に於いては、1の行信号線15が選択され、列信号線19が順次にスキャンされて、各列信号線19に設けられた各電圧情報記憶手段52から当該電圧情報が順次読み出されるに際し、当該1

の行信号線15に関する全ての電圧情報記憶手段52からの当該電圧情報の読み出しが全て終了する以前に次の行信号線15を選択する様に制御する制御手段60が設けられている事が好ましい。

【0040】又、本具体例に於いては、1の信号線15が選択され、他方の信号線19が順次にスキャンされて、当該他方の信号線19に設けられた各電圧情報記憶手段52から当該電圧情報が順次読み出されるに際し、当該選択信号線47が活性化された期間Wh54内に、少なくとも他方の信号線群19に於ける最初にスキャンされる信号線19(1)に対する第1のスイッチ手段51(1)を駆動させる様に制御する制御手段61が設けられている事が好ましい。又、本具体例に於いては、1の行信号線15が選択され、列信号線19が順次にスキャンされて、各列信号線19に設けられた各電圧情報記憶手段52から当該電圧情報が順次読み出されるに際し、当該最初の列信号線19に対する電圧情報記憶手段52から当該電圧情報を読み出すに要する時間を、他の列信号線19に対する電圧情報記憶手段52から当該電圧情報を読み出すに要する時間よりも長くなる様に制御する制御手段62が設けられている事も望ましい。

【0041】本発明に係る固体撮像装置100のより詳細な具体例としては、以下に示す様な態様となる。即ち、マトリックス状に配列された少なくとも一つの光電変換素子11と少なくとも一つのMOSTランジスタ13から構成された光電変換素子セルCと、この光電変換素子セルCを選択するために、光電変換素子セルCを構成する1つのMOSTランジスタ13のゲートが、各行ごとに共通に接続した第1の信号線15と、この第1の信号線15に選択信号を出力する選択回路17と、各光電変換素子セルCからの出力信号が列毎に共通に接続された第2の信号線19と、この列毎に共通に接続された第2の信号線19には、列毎にそれぞれ読み出し用負荷抵抗30と、MOSTランジスタ31で構成された第2のスイッチ回路53とが接続し、この列毎の読み出し用負荷抵抗30のもう一端はすべてある定電圧源33に接続し、この列毎の第2のスイッチ回路53を構成するMOSTランジスタのゲート31は全て共通に選択信号線47へ接続し、各列毎の第2のスイッチ回路53のもう一端には、各列毎に1つのコンデンサ43と、1つのインピーダンス変換回路45が接続し、この列毎に接続されたコンデンサ43のもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路45の出力には、MOSTランジスタ21で構成された第1のスイッチ回路51が接続し、この列毎の第1のスイッチ回路51を構成するMOSTランジスタ21のゲート25はそれぞれ、この列毎の第1のスイッチ回路51を選択する選択回路27に接続し、この列毎の第1のスイッチ回路51のもう一端は全て共通に接続して信号増幅回路29を介して任意の出力手段に接続した出力信号線35に接続さ

れる構成を特徴とするMOS型固体撮像装置である。

【0042】以下に上記した本発明に係る当該固体撮像装置100の構成とその動作について図1乃至図4及び図7を参照しながら更に詳細に説明する。図1は本発明の一実施例であるMOS型固体撮像装置の一例を示す回路図である。図7は、本発明の回路駆動方法の、概要を説明するためのフローチャート図である。また図2、図3、図4は、図1の回路の駆動方法を詳細に説明するための動作タイミングを示す図である。まず、図1を用いて回路の構成について説明する。

【0043】本発明のMOS型固体撮像装置100は、マトリックス状に配列された m 行、 n 列の光電変換素子11(i, j)($i=1, 2, \dots, m, j=1, 2, \dots, n$)と、これらの光電変換素子11(i, j)のそれぞれに、第1のエンハンスメント型 n チャンネルMOSトランジスタ13(i, j)($i=1, 2, \dots, m, j=1, 2, \dots, n$)のソースが接続されている。

【0044】この第1のMOSトランジスタ13(i, j)のそれぞれのゲート端子は、第1の信号線15(i)($i=1, 2, \dots, m$)によって、1行ごとに共通接続され、各第1の信号線15(i)は垂直シフトレジスタ回路17に接続されている。また、第1のMOSトランジスタ13(i, j)のそれぞれのドレイン端子は、第2の信号線19(j)($j=1, 2, \dots, n$)によって、1列ごとに共通接続している。

【0045】さらに第2の信号線19(j)のそれぞれには、第3のエンハンスメント型 n チャンネルMOSトランジスタ31(j)($j=1, 2, \dots, n$)のソースと、読み出し用負荷抵抗30(j)($j=1, 2, \dots, n$)の一端が接続している。さらに全ての読み出し用負荷抵抗30(j)のもう一端は、定電圧 V_M の電源33と接続する。

【0046】そして n 個の第3のMOSトランジスタ31(j)のゲート端子は選択信号線47によって全て共通に接続されている。そして n 個の、第3のMOSトランジスタ31(j)($j=1, 2, \dots, n$)のドレインは、それぞれインピーダンス変換回路45(j)($j=1, 2, \dots, n$)の入力と、コンデンサ43(j)($j=1, 2, \dots, n$)の一端に接続している。そして n 個の全てのコンデンサ43(j)($j=1, 2, \dots, n$)のもう一端は、全てグランドレベルに接地している。

【0047】さらに n 個のインピーダンス変換回路45(j)($j=1, 2, \dots, n$)の出力はそれぞれ、第2のエンハンスメント型 n チャンネルMOSトランジスタ21(j)($j=1, 2, \dots, n$)のソースと接続している。この第2のMOSトランジスタ21(j)($j=1, 2, \dots, n$)のそれぞれのゲート端子は、第4の信号線25(j)($j=1, 2, \dots, n$)を介して水平シフトレジスタ回路27に接続している。

【0048】さらに第2のMOSトランジスタ21

(j)($j=1, 2, \dots, n$)のそれぞれのドレイン端子は、第3の信号線23にて全て共通に接続され、信号増幅器29の入力に接続している。そして信号増幅器29の出力は、出力信号線35に接続している。

【0049】ここでインピーダンス変換回路45(i)は、とくに増幅作用は必要なく、低インピーダンス出力を提供すればよく、一般的なバッファ回路で、例えば、エンハンスメント型 n チャンネルトランジスタとデプレッション型 n チャンネルトランジスタを直列に接続した、一般的なソースフォロワ構成の様なバッファ回路でよい。また信号増幅回路29はアナログ増幅作用があればよく、一般的なアナログ増幅器であるOPアンプ回路等を用いればよい。

【0050】また第2のMOSトランジスタ21(j)($j=1, 2, \dots, n$)、第3のMOSトランジスタ31(j)($j=1, 2, \dots, n$)は、単なるスイッチであり、エンハンスメント型 p チャンネルMOSトランジスタとエンハンスメント型 n チャンネルMOSトランジスタを組み合わせた一般的なトランスミッションゲート回路等のスイッチ回路でもよい。

【0051】また本発明の説明で用いたMOS型固体撮像装置の光電変換素子セルは、光電変換素子11(i, j)と、第1のMOSトランジスタ13(i, j)から構成される、一般的なパッシブ方式であるが、本発明のMOS型固体撮像装置でもちいる光電変換素子セルは、1つの光電変換素子と1つ以上のMOSトランジスタで構成される各光電変換セルに増幅器をそなえた、アクティブ方式の光電変換セルでもよい。

【0052】次に図7の、本発明である回路駆動方法の概要を説明するためのフローチャート図をもちいて、駆動方法の概要を説明する。まず、ステップ(57)に於いて、各光電変換セルの「読み出しが開始」スタートし、ステップ(59)に於いて、水平シフトレジスタ、垂直シフトレジスタ設定の「初期値設定 $i=0, j=0$ にセット」が行われる。次に、ステップ(61)に於いて、「垂直シフトレジスタ回路により、 i 行目を選択」を行ない、ステップ(63)に於いて、さらに「選択信号をONしてデータをコンデンサへ充電」を行う。そしてステップ(65)に於いて、「水平シフトレジスタ回路より、 j 列を選択」を行い、ステップ(67)に於いて、「出力信号線にデータ出力」が行われる。次いでステップ(69)に進んで、「 i と j の値をチェック、全て読み出したか」の判断を行い、まだ全部読み出していない場合には、即ちステップ(69)でNOの場合には、ステップ(71)に於いて「 $j=j+1$ 」を行って、ステップ(65)に戻り、再び「水平シフトレジスタ回路より、 j 列を選択」の動作と、ステップ(73)に於いて「 $i=i+1$ 」を行って、ステップ(61)に戻り、再び「垂直シフトレジスタ回路により、 i 行目を選択」を行なう。ステップ(69)に於いて全ての光電

変換セルの読み出しが終了した場合は、即ちYESの場合には、ステップ(75)に進んで「読み出し終了」となり、当該ルーチンが終了する。

【0053】次に、図1と図2を用いて、このMOS型固体撮像装置回路の読みだし駆動方法について、さらに詳細に説明する。まず、固体撮像装置から光電変換素子11(1, 1)~11(m, n)に照射された光量を読み出す前に、各光電変換素子11(1, 1)~11(m, n)と第1のMOSトランジスタ13(1, 1)~13(m, n)のソース接続点の電位は、定電圧VMに固定しておく。

【0054】この状態で、光が照射されると、各光電変換素子11(i, j)内に光の量に比例した光電流が生じ、このため第1のMOSトランジスタ13(i, j)のソースの電位が、光の量に比例して定電圧VMより下がる。

【0055】次に、垂直シフトレジスタ回路17により、第1の信号線15(1)~15(m)のうちの、i=1である第1の信号線15(1)に正電圧のパルスを印加すると、n個の第1のMOSトランジスタ13(1, 1)~13(1, n)がONし導通するため、n個の第1のMOSトランジスタ13(1, 1)~13(1, n)のソース電位が、n本の第2の信号線19(1)~19(n)にいっせいに現れる。

【0056】第2の信号線19(1)~19(n)には、それぞれ読み出し用負荷抵抗30(1)~30(n)の一端が接続してあり、この各読み出し用負荷抵抗30の另一端には、定電圧VMの電源33が接続しているので、第2の信号線19(1)~19(n)には、光電変換素子11(1, 1)~11(1, n)の、光の照射によって降下した電圧に比例した電流が流れ込む。そして、この電流は読み出し用負荷抵抗30(1)~30(n)にて電圧変換され、第2の信号線19(1)~19(n)には各光電変換素子11(1, 1)~11(m, n)の光の照射に比例した電位があらわれる。

【0057】次に、選択信号線47に正電圧のパルスを印加して、第3のMOSトランジスタ31(1)~31(n)をいっせいにONさせて導通し、第2の信号線19(1)~19(n)を、第3のMOSトランジスタ31(1)~31(n)を介してコンデンサ43(1)~43(n)の一端と、インピーダンス変換回路45(1)~45(n)に接続させる。これにより、コンデンサ43(1)~43(n)は、それぞれ第2の信号線19(1)~19(n)の電位に充電される。

【0058】そこで、選択信号線47のパルスを接地レベルに切換え、第3のMOSトランジスタ31(1)~31(n)をいっせいにOFFさせて、コンデンサ43(1)~43(n)の一端と、第3の信号線19(1)~19(n)を切り離す。コンデンサ43(1)~43

(n)はインピーダンス変換回路45(1)~45(n)の入力に接続しているので、コンデンサ41(1)~41(n)に充電された電位はそれぞれインピーダンス変換回路45(1)~45(n)の出力を介して、第2のMOSトランジスタ21(1)~21(n)のソースに出力される。

【0059】ここで、水平シフトレジスタ回路27により、n本の第4の接続線25(1)~25(n)に順番に正電圧のパルスを印加すると、n個の第2のMOSトランジスタ21(1)~21(n)が順番にONからOFFの動作を行い、インピーダンス変換回路43(1)~43(n)の出力が順次に、信号増幅器29の入力である第3の信号線23に入力され、信号増幅器29により増幅され、出力信号線35へ出力される。このようにして各光電変換素子11(1, 1)~11(1, n)に照射された光量を電圧値として知ることができる。

【0060】次に、垂直シフトレジスタ回路17により、第1の信号線15(i)(i=1~m)のうちの、i=2に正電圧のパルスを印加してn個の第1のMOSトランジスタ13(2, 1)~13(2, n)を導通させて、上記の手順を繰り返すことにより、n個の光電変換素子11(2, 1)~11(2, n)に照射された光量を知ることができる。

【0061】このように、垂直トランジスタ回路17から順次正電圧のパルスを第1の信号線15(i)へ印加すると同時に、選択信号線47にも正電圧のパルスを印加し、第2の信号線19(1)~19(n)にあらわれた電圧を、コンデンサ41(1)~41(n)に充電し、コンデンサ41(1)~41(n)の充電が終了した後、コンデンサ41(1)~41(n)と第2の信号線19(1)~19(n)を、選択信号線47のパルスレベルを接地することにより切り離し、その後、水平シフトレジスタ回路27より、順次正電圧のパルスを印加することで、すべての光電変換素子11(i, j)(i=1, 2, ..., m, j=1, 2, ..., n)に照射された光量を知ることができる。

【0062】次に本発明の光電変換素子11(1, 1)~11(1, n)に照射された光量を読み出す際の回路動作タイミングについて、第2図の動作タイミング図を用いて詳細に説明する。まず、垂直トランジスタ回路17より、正電位のパルスが、パルス幅Tv55にて第1の信号線15(1)に出力される。この第1の信号線15(1)がハイレベルの期間Tv55に、選択信号線47はパルス幅Td49の期間だけハイレベルとなる。

【0063】この第1の信号線15(1)がハイレベルになることにより、第2の信号線19(1)~19(n)には、Ta41時間後に各光電変換素子11(1, 1)~11(1, n)に流れ込んだ電流量に比例する電圧が現れ、さらに選択信号線47がハイレベルになることにより、この電圧はそれぞれコンデンサ43(1)~43

(n)に充電される。

【0064】次に水平シフトレジスタ回路27より、Wh54時間の内に、パルス幅Th53の正電位パルスがn個、信号線25(1)～25(n)に順次出力される。

【0065】信号増幅回路29の入力である第3の信号線23には、水平シフトレジスタ回路27からの各信号線25(1)～25(n)がハイレベルになってから、Tb51時間後にインピーダンス変換回路43(1)～43(n)の出力電圧が出力される。そして信号増幅回路29により増幅され、出力信号線35に出力される。

【0066】ここでTa41は、第1の信号線15(i)により、第1のMOSトランジスタ13(i, j)がONしてから、光電変換素子11(i, j)に流れ込んだ電流量に比例する電圧が第2の信号線19(i)に現れるまでの時間である。また一方、Tb51は、第4の信号線25(i)により、第2のMOSトランジスタ21(i)がONしてから、インピーダンス変換回路45(i)の出力が第3の信号線23に出力するまでの時間である。

【0067】Ta41は、第1のMOSトランジスタ13(i, j)のオン抵抗が高いために時間が長い。選択した1行の各光電変換素子11(1, 1)～11(1, n)に流れ込んだ電流量を読み出すには、第1の信号線15(1)に一回だけ、Ta41より長いTv55のハイレベルパルスを出し、この期間内に選択信号線47へTd49の期間ハイレベルにするパルスを出しすればよい。

【0068】また一方、インピーダンス変換回路45(1)～45(n)の出力インピーダンスは低く、第3の信号線23に現れるインピーダンス変換回路45(1)～45(n)の出力信号は、第4のMOSトランジスタ25(1)～25(n)がONすると、Tb51時間ですばやく、第3の信号線23に出力される。

【0069】したがってTa41>>Tb51であり、Td49>>Th53とすることができる。従って、全各光電変換素子を読み出すには、 $(Td49 + (Th53 \times n)) \times m$ 時間以上必要となる。Th53は、従来のMOS型固体撮像装置における光電変換素子読みだし動作タイミングを説明する第6図のTh39と比較すると、Th39>>Th53であるので、本発明により、全光電変換素子に照射された光量を読み出す時間は非常に短くなる。

【0070】次に、第3図に示す動作タイミングを用いて、本発明の固体撮像装置100に於ける他の駆動方法の具体例を説明する。つまり、本具体例は、上記した具体例に対して、さらに高速に全光電変換素子に照射された光量を読み出す方法である。まず、垂直トランジスタ回路17より、正電位のパルス幅Tv57が第1の信号線15(1)に出力される。この第1の信号線15

(1)がハイレベルの期間Tv57に、選択信号線47はパルス幅Wh54の期間だけハイレベルとなる。

【0071】この第1の信号線15(1)がハイレベルになることにより、第2の信号線19(1)～19(n)には、Ta41時間後に各光電変換素子11(1, 1)～11(1, n)に流れ込んだ電流量に比例する電圧が現れ、さらに選択信号線47をハイレベルにすることにより、この電圧はコンデンサ43(1)～43(n)に充電される。このとき、選択信号線47をハイレベルにするのと同じサイクルより、水平シフトレジスタ回路27より、パルス幅Th53の正電位パルスを、Wh54時間間隔にて、第4の信号線25(1)～25(n)に順次出力する。

【0072】この期間のうちで、第4の信号線25(1)がロウレベルからハイレベルになって再びロウレベルとなるTh53の期間のみ、選択信号線47はハイレベルとなり、第2の信号線19(1)～19(n)に現れた各光電変換素子11(1, 1)～11(1, n)に流れ込んだ電流量に比例する電圧が、コンデンサ43(1)～43(n)に充電されると同時に、インピーダンス変換回路45(1)～45(n)に入力される。

【0073】そして、選択信号線47がロウレベルになると同時に、第1の信号線15(1)はロウレベルとなり、第1のMOSトランジスタ13(1)～13(n)はOFFし、第2の信号線19(1)～19(n)は、読み出し用負荷抵抗30(1)～30(n)を介して定電圧電源33に充電される。

【0074】さらに水平シフトレジスタ回路27より、パルス幅Th53の正電位パルスが、第4の信号線25(1)～25(n)に順次出力されることにより、信号増幅回路29の入力である第3の信号線23には、水平シフトレジスタ回路27からの第4の各信号線25(1)～25(n)がハイレベルになってから、Tb51時間後にインピーダンス変換回路43(1)～43(n)の出力電圧が現れる。そして信号増幅回路29の出力信号線35に出力される。

【0075】ここで、水平シフトレジスタ回路27より、n個目のパルスが第4の信号線25(n)に出力される前に、第1の信号線15(2)がハイレベルとなり、第2の信号線19(1)～19(n)には、Ta41時間後に各光電変換素子11(2, 1)～11(2, n)に流れ込んだ電流量に比例する電圧が現れる。

【0076】そして、水平シフトレジスタ回路27より、n個目のパルスが第4の信号線25(n)に出力された後でも、継続して水平シフトレジスタ回路27よりパルス幅Th53の正電位パルスを、Wh54時間間隔にて、第4の信号線25(1)～25(n)に順次出力する。

【0077】そしてこの期間のうち、第4の信号線25(1)がロウレベルからハイレベルになって再びロウレ

ベルとなるTh53の期間のみ、選択信号線47はハイレベルとなり、第2の信号線19(1)~19(n)に現れた、各光電変換素子11(2,1)~11(2,n)に流れ込んだ電流量に比例する電圧が、コンデンサ43(1)~43(n)に充電されると同時に、インピーダンス変換回路45(1)~45(n)に入力され、第4の信号線25(1)~25(n)に順次出力されるパルスによって、信号増幅回路29の入力である第3の信号線23に出力される。

【0078】ここでTa41は、第1の信号線15(i)により、第1のMOSトランジスタ13(i,1)~13(i,n)がONしてから、光電変換素子11(i,1)~11(i,n)に流れ込んだ電流量に比例する電圧が、第2の信号線19(1)~19(n)に現れるまでの時間である。

【0079】また一方、Tb51は、第4の信号線25(1)~25(n)により、第2のMOSトランジスタ21(1)~21(n)がONしてから、インピーダンス変換回路45(1)~45(n)の出力が第3の信号線23に出力するまでの時間である。

【0080】Ta41は、第1のMOSトランジスタ13(i,j)のオン抵抗が高いために時間が長い、1行の各光電変換素子11(i,1)~11(i,n)に流れ込んだ電流量を読み出すには、選択信号線47に一回だけ、コンデンサ43(1)~43(n)を充電するのに必要な時間Wh54の期間ハイレベルにするパルスを出力すればよく、さらにこのパルスは、第4の信号線25(1)~25(n)に印加する25(1)パルスと同じタイミングで出力するために、各光電変換素子11(i,1)~11(i,n)の流れ込んだ電流量を読み出す行がi+1と変わった場合でも、第4の信号線25(1)~25(n)は連続して出力することができる。

【0081】また一方、インピーダンス変換回路45(1)~45(n)の出力インピーダンスは低いので、第3の信号線23に現れるインピーダンス変換回路45(1)~45(n)の出力信号は、第4のMOSトランジスタ25(1)~25(n)がONするとTb51時間で非常にすばやく、第3の信号線23に出力される。したがってTa41>>Tb51となる。全各光電変換素子に照射された光量を読み出すには、Ta41+(Th53×n)×m以上必要となる。

【0082】Th53は、従来のMOS型固体撮像装置における光電変換素子読みだし動作タイミングを説明する第6図のTh39と比較すると、Th39>>Th53であるので、本発明により、全光電変換素子に照射された光量を読み出す時間は非常に短くなる。

【0083】上述した第3図に示す読出しタイミングにおいて、選択信号線47がパルス幅Wh54の期間だけハイレベルとなり、各光電変換素子11(1,1)~11(1,n)に流れ込んだ電流量に比例した電圧が各列

の第3のトランジスタ31(1)~31(n)を介して、コンデンサ43(1)~43(n)へ同時に充電される。すなわち列の読み出し時間は、第2の信号線19(1)のみコンデンサ43への充電時間が必要となる。つまり充電は全列同時に行われるので、このコンデンサ43への充電時間は第2の信号線19(2)~19(n)では不要となる。

【0084】従って、第4図に示すように、Wh54-1とTh53-1のみ、コンデンサ43(1)への充電時間のために長く、あとのWh54とTh53は、Wh54-1、Th53-1より短くできる。この読み出し方法の本発明により、全光電変換素子に照射された光量を読み出す時間はさらに短くなる。

【0085】上記した説明より明らかな様に、本発明に係る当該固体撮像装置の駆動制御方法としては幾つかの具体例があり、それを要約すると例えば、第1の態様としては、第1の信号線15、当該第1の信号線15と交差してマトリックス状に配置されている第2の信号線19、当該第1の信号線15を順次に駆動選択する第1の選択回路17、当該第2の信号線19を順次に駆動選択する第2の選択回路27、当該第1の信号線15と第2の信号線19との各交差部P近傍に設けられ、当該両信号線に接続された光電変換素子セルCとから構成された固体撮像装置100に於て、当該何れかの信号線15又は19が選択された場合に、当該信号線に接続された該複数個の光電変換素子セルCの電流情報を、他方の信号線19又は15のそれぞれを介して、当該他の信号線毎に且つ同時に電流-電圧変換手段50を介して電圧情報に変換する工程と、その結果得られた電圧情報を当該他の信号線毎に設けられた電圧情報記憶手段52に記憶する工程とから構成されている固体撮像装置の駆動方法である。

【0086】係る具体例に於いて、当該複数個の電流-電圧変換手段50を、当該第1若しくは第2の選択回路17、27とは別に設けられている選択信号線47によって、同時に駆動させる事が望ましい。又、本具体例に於いては、当該1の信号線、例えば信号線15の信号が有効である時間内に、当該他の信号線例えば19毎に設けられた当該複数個の電圧情報記憶手段52のそれぞれから、順次に当該電圧情報を共通の出力手段35に伝達する電圧情報出力工程を含んでいる事も望ましい。

【0087】更に、本具体例に於いては、当該電圧情報出力工程は、該第2の選択回路27から出力される駆動選択信号により実行されるものである。本発明に於ける他の具体例に於いては、例えば、当該1の信号線15(1)が選択され、他方の信号線19が順次にスキャンされて、当該他方の信号線19に設けられた各電圧情報記憶手段52から当該電圧情報が順次読み出されるに際し、当該1の信号線15に関する全ての電圧情報記憶手段52からの当該電圧情報の読み出しが全て終了する以

前に次の信号線15(2)を選択する様に制御する事も望ましい。

【0088】つまり、本具体例は、図3のタイミングチャートから明らかな様に、例えば、信号線15(1)が選択され、当該選択線47が活性化されて、当該電流-電圧変換手段50により得られた電圧値を当該電圧情報記憶手段52に記憶させた後、当該電圧情報記憶手段52に格納された電圧情報を当該第1のスイッチ回路51を出力パルスTh53を順次出力して、電圧情報記憶手段52を構成するコンデンサ43(1)から43(n)迄順次読み出すに際し、最後のコンデンサ43(n)の電圧情報が、当該第2の選択回路27から出力されるパルス25(n)により読み出される以前に、第1の信号線の次の信号線15(2)が活性化され、従って、その時点から当該信号線15(2)に接続される各光電変換素子セルCの電圧値が読み出される事になる。

【0089】又、本発明に於ける別の具体例としては、1の信号線15が選択され、他方の信号線19が順次にスキャンされて、当該他方の信号線19に設けられた各電圧情報記憶手段52から当該電圧情報が順次読み出されるに際し、当該選択信号線47が活性化された期間内に、少なくとも他方の信号線19群に於ける最初にスキャンされる信号線19(1)に対する電圧情報記憶手段43(1)を駆動させる様に制御するものである。

【0090】つまり、図3に示す様に、当該信号線47が活性化された期間内に、当該信号線19(1)に接続されている電圧情報記憶手段52を構成するコンデンサ43(1)の電圧情報が、当該第2の選択回路27から出力されるパルス25(1)により当該第2のスイッチ手段51を駆動して当該電圧情報を読み出す事が可能となる。

【0091】更に、本発明に係る他の具体例としては、1の信号線15が選択され、他方の信号線19が順次にスキャンされて、当該他方の信号線19に設けられた各電圧情報記憶手段52から当該電圧情報が順次読み出されるに際し、当該他方の信号線19に於ける最初に選択された当該信号線19(1)に対する電圧情報記憶手段43(1)から当該電圧情報を読み出すに要する時間Th53-1を、別の当該信号線19に対する電圧情報記憶手段43(2)~43(n)から当該電圧情報を読み出すに要する時間Th53-2からTh53-n1よりも長くなる様に制御するものである。

【0092】上記した本発明に係る固体撮像装置の駆動制御方法のより詳細な具体例としては、以下に示す様な構成が考えられる。即ち、マトリックス状に配列された1つの光電変換素子を含み1つ以上のMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのMOSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信

号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路のもう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置の駆動方法であって、まずマトリックス状に配列された、ある1行の光電変換素子セルを、各行ごとに共通に接続した第1の信号線にて選択し、さらに各列に接続している第1のスイッチ回路を選択信号にて全て同時にONし、次に各列の第2のスイッチ回路を順次選択することにより、選択された光電変換素子に照射された光量を順次読み出しするMOS型固体撮像装置の駆動方法である。

【0093】又、別の具体例としては、マトリックス状に配列された1つの光電変換素子を含み1つ以上のMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのMOSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路の

もう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置の駆動方法であって、まずマトリックス状に配列された、ある1行の光電変換素子セルを、各行ごとに共通に接続した第1の信号線にて選択し、さらに各列に接続した第1のスイッチ回路を選択信号にて全て同時にONし、次に各列の第2のスイッチ回路を順次選択することにより、第1の信号線にて選択された行の光電変換素子に入射した光の照射量を読み出している最中に、次の行の光電変換素子セルを選択する第1の信号線を選択し、次の行の光電変換素子セルからの出力信号を各列の第2の信号線に出力することにより、第1の信号線により選択している行から、次の選択する行に移行する際にも、第2のスイッチ回路を連続して順次選択することにより、光電変換素子に照射された光量を読み出しするMOS型固体撮像装置の駆動方法である。

【0094】又、更に別の具体例としては、マトリックス状に配列された1つの光電変換素子を含み1つ以上のMOSトランジスタから構成された光電変換素子セルと、この光電変換素子セルを選択するために、光電変換素子セルを構成する1つのMOSトランジスタのゲートが、各行ごとに共通に接続した第1の信号線と、この第1の信号線に選択信号を出力する選択回路と、各光電変換素子セルからの出力信号が列毎に共通に接続された第2の信号線と、この列毎に共通に接続された第2の信号線には、列毎にそれぞれ読み出し用負荷抵抗と、MOSトランジスタで構成された第1のスイッチ回路とが接続し、この列毎の読み出し用負荷抵抗のもう一端はすべてある定電圧源に接続し、この列毎の第1のスイッチ回路を構成するMOSトランジスタのゲートは全て共通に選択信号線へ接続し、各列毎の第1のスイッチ回路のもう一端には、各列毎に1つのコンデンサと、1つのインピーダンス変換回路が接続し、この列毎に接続されたコンデンサのもう一端は全て接地し、この列毎に接続されたインピーダンス変換回路の出力には、MOSトランジスタで構成された第2のスイッチ回路が接続し、この列毎の第2のスイッチ回路を構成するMOSトランジスタのゲートはそれぞれ、この列毎の第2のスイッチ回路を選択する選択回路に接続し、この列毎の第2のスイッチ回路のもう一端は全て共通に接続して信号増幅回路へ接続され、この信号増幅回路の出力は、出力信号線に接続される構成を特徴とするMOS型固体撮像装置の駆動方法であって、まずマトリックス状に配列されたある1行の光電変換素子セルを、各行ごとに共通に接続した第1の信号線にて選択し、さらに各列に接続した第1のスイッチ回路を選択信号にて全て同時にONし、次に各列の第2のスイッチ回路を順次選択するとき、最初に選択される列の選択時間だけ、他の列が選択される選択時間より長く設定することにより、光電変換素子に照射された

光量を読み出しするMOS型固体撮像装置の駆動方法である。

【0095】

【発明の効果】以上説明したように、本発明に係る固体撮像装置及び固体撮像装置の駆動制御方法に於いては、光電変換素子に照射された光量を高速に読み出すことができるものであり、更には、読み出しタイミングを変えることにより、さらに光電変換素子に照射された光量を高速に読み出すことができます。

【図面の簡単な説明】

【図1】図1は、本発明のMOS型固体撮像装置の回路図である。

【図2】図2は、本発明のMOS型固体撮像装置の駆動方法を説明するパターン図。

【図3】図3は、本発明のMOS型固体撮像装置の駆動方法を説明するパターン図。

【図4】図4は、本発明のMOS型固体撮像装置の駆動方法を説明するパターン図。

【図5】図5は、従来のMOS型固体撮像装置の回路図。

【図6】図6は、従来のMOS型固体撮像装置の動作を説明するパターン図。

【図7】図7は、本発明であるMOS型固体撮像装置の駆動方法の概要を説明するフローチャート図。

【図8】図8は、本発明に係るMOS型固体撮像装置に使用されるアクティブ型の撮像装置の構成例を示す図である。


【符号の説明】

- 11 (1, 1) ~ 11 (m, n) ... 光電変換素子
- 13 (1, 1) ~ 13 (m, n) ... 第1のMOSトランジスタ
- 15 (1) ~ 15 (m) ... 第1の信号線
- 17 ... 垂直シフトレジスタ回路
- 19 (1) ~ 19 (n) ... 第2の信号線
- 21 (1) ~ 21 (n) ... 第2のMOSトランジスタ
- 23 ... 第3の信号線
- 25 (1) ~ 25 (n) ... 第4の信号線
- 27 ... 水平シフトレジスタ回路
- 29 ... 信号増幅回路
- 30 ... 読み出し用負荷抵抗
- 31 (1) ~ 31 (n) ... 第3のMOSトランジスタ
- 33 ... 低電圧電源
- 35 ... 出力信号線
- 37 ... パルス幅Tv
- 39 ... パルス幅Th
- 40 ... パルス幅Wh
- 41 ... パルス幅Ta
- 43 (1) ~ 43 (n) ... コンデンサ
- 45 (1) ~ 45 (n) ... インピーダンス変換回路
- 47 ... 選択信号線


49...パルス幅Td
51...パルス幅Tb
53...パルス幅Th

54...パルス幅Wh
55...パルス幅Tv


【図1】




【図2】




【図3】




【図4】




【図6】



【図8】



【図7】



THIS PAGE BLANK (USPTO)